Phân tích của Morgan Stanley: Cuộc đua chip AI, liệu điện năng có đáp ứng kịp? Nhu cầu dự kiến năm 2027 khoảng 38GW

Báo cáo kiểm tra chuỗi cung ứng châu Á mới nhất của Morgan Stanley đã chuyển đổi sự mở rộng của AI thành một con số điện năng trực quan hơn: dựa trên ước tính 19 triệu GPU và ASIC CoWoS vào năm 2027, với TDP trung bình là 2kW mỗi chip, công suất điện tương ứng của lô chip này là khoảng 38GW.

Trong số đó, Nvidia chiếm khoảng 16GW, Google khoảng 9GW, AMD khoảng 7GW, AWS khoảng 2GW, và Microsoft, Meta cùng các nhà cung cấp khác mỗi bên chiếm khoảng 1GW.

Điều quan trọng cần nhấn mạnh là 38GW không phải là tổng lượng điện tiêu thụ của các trung tâm dữ liệu AI toàn cầu vào thời điểm đó, cũng không phải là công suất điện đã được đảm bảo. Con số này không bao gồm đầy đủ lượng điện tiêu thụ của CPU, mạng lưới, lưu trữ, làm mát và các cơ sở hỗ trợ khác. Nó giống như một bài kiểm tra khả năng chịu tải dựa trên lượng chip xuất xưởng: nếu các bộ tăng tốc AI tăng cường sản xuất theo mô hình chuỗi cung ứng vào năm 2027, liệu cơ sở hạ tầng điện có thể đồng thời đáp ứng được khối lượng chip này hay không?

Điều này có nghĩa là những hạn chế đối với việc mở rộng sức mạnh tính toán AI đang mở rộng từ "liệu GPU có thể được sản xuất hay không" sang việc liệu HBM, CoWoS, thử nghiệm, cung cấp thiết bị và truy cập nguồn điện có thể được cung cấp đồng thời hay không.

Bài kiểm tra khả năng chịu tải 38GW cho thấy những điểm nghẽn về trí tuệ nhân tạo đang dồn vào lĩnh vực năng lượng.

Các tính toán của Morgan Stanley dựa trên hai giả định cốt lõi: số lượng chip GPU và ASIC tương ứng với CoWoS vào năm 2027 sẽ vào khoảng 19 triệu, với TDP trung bình là 2kW mỗi chip, dẫn đến nhu cầu điện năng ước tính khoảng 38GW cho các chip này.

Con số 2kW là giả định trung bình được sử dụng để ước tính tổng mức tiêu thụ điện năng và không có nghĩa là tất cả GPU và ASIC đều có mức tiêu thụ điện năng như nhau. 38GW cũng không phản ánh tải hoạt động thực tế của một trung tâm dữ liệu, vì các chip không phải lúc nào cũng hoạt động hết công suất, và CPU, mạng, lưu trữ và hệ thống làm mát trong máy chủ sẽ tạo ra thêm điện năng.

Tuy nhiên, con số này vẫn có giá trị tham khảo. Trong hai năm qua, các cuộc thảo luận về chuỗi cung ứng AI chủ yếu tập trung vào việc lập kế hoạch sản xuất GPU, nguồn cung HBM và năng lực CoWoS. Khi lượng chip xuất xưởng tiếp tục tăng, việc kết nối lưới điện, xây dựng trạm biến áp, lựa chọn địa điểm trung tâm dữ liệu và các thỏa thuận mua bán điện dài hạn có thể ảnh hưởng trực tiếp đến việc liệu chip có thể được chuyển đổi thành sức mạnh tính toán thực tế hay không.

Việc cung cấp chip chỉ là bước đầu tiên. Sau khi GPU hoặc ASIC được đưa vào trung tâm dữ liệu, chúng cũng cần các máy chủ, giá đỡ, mạng, hệ thống làm mát, nguồn điện và hệ thống vận hành và bảo trì hỗ trợ. Nếu việc xây dựng cơ sở hạ tầng chậm hơn so với việc vận chuyển chip, thị trường có thể gặp phải tình trạng mất cân bằng, trong đó "chip đã đến, nhưng trung tâm dữ liệu và nguồn điện vẫn chưa được thiết lập".

Nhu cầu điện năng ước tính cho chip GPU/ASIC vào năm 2027 là khoảng 38GW, trong đó bao gồm 16GW từ Nvidia, 9GW từ Google và 7GW từ AMD.

Đối với Nvidia, nhu cầu ngầm định về công suất 16GW cũng giải thích lý do tại sao công ty tiếp tục tăng mật độ GPU trên mỗi rack. Báo cáo cho biết Nvidia từ lâu đã hy vọng cải thiện sức mạnh và hiệu năng tính toán ở cấp độ rack bằng cách kết nối nhiều GPU hơn thông qua kiến trúc mở rộng quy mô.

Tuy nhiên, giải pháp của Kyber cho rack Rubin Ultra thế hệ đầu tiên vẫn phải đối mặt với những thách thức về PCB và tản nhiệt, và có thể tiếp tục sử dụng thiết kế Oberon NVL72, sau đó mở rộng lên quy mô NVL576 thông qua các kết nối CPO hoặc NPO. Việc tăng mật độ rack sẽ không loại bỏ yêu cầu về điện năng; thay vào đó, nó sẽ tập trung áp lực về nguồn điện, làm mát và kết nối vào các thiết kế trung tâm dữ liệu có thông số kỹ thuật cao hơn.

Công nghệ HBM và CoWoS đang mở rộng song song, trong khi thông số kỹ thuật của Rubin Ultra vẫn đang chờ được phê duyệt.

Ngoài vấn đề về điện năng, HBM và công nghệ đóng gói tiên tiến vẫn là những hạn chế chính đối với sự phát triển của chip AI vào khoảng năm 2027.

Theo mô hình chuỗi cung ứng của Morgan Stanley, nhu cầu HBM cho chip AI vào năm 2027 ước tính khoảng 48,618 tỷ Gb. Biểu đồ 3 liệt kê khối lượng cấu hình CoWoS là khoảng 2,664 triệu tấm wafer, trong khi Biểu đồ 5 đưa ra nhu cầu CoWoS toàn cầu là khoảng 2,694 triệu tấm wafer. Hai con số này có sự khác biệt nhỏ do phạm vi thống kê khác nhau.

Báo cáo cũng ước tính rằng quy mô thị trường doanh thu từ chip điện toán AI sẽ đạt ít nhất 58,8 tỷ đô la vào năm 2027. Nvidia vẫn là nhà tiêu thụ CoWoS lớn nhất, với ước tính 1,222 triệu tấm wafer; AMD và Broadcom dự kiến sẽ chiếm khoảng 530.000 và 484.000 tấm wafer tương ứng.

Nhu cầu về AI HBM vào năm 2027 ước tính đạt 48,6 tỷ Gb, cùng với các cấu hình CoWoS và yêu cầu HBM cho các GPU và ASIC khác nhau.

Vẫn còn một biến số quan trọng trong dự báo nhu cầu: cấu hình HBM cho Rubin Ultra vẫn chưa được hoàn thiện.

Các cuộc kiểm tra chuỗi cung ứng cho thấy Rubin Ultra có thể áp dụng thông số kỹ thuật phân cấp, với phiên bản cao cấp sử dụng HBM4e 8Hi và phiên bản cấp thấp hơn có thể sử dụng HBM4 12Hi hoặc 8Hi. Morgan Stanley dự đoán rằng Nvidia có thể đưa ra quyết định cuối cùng vào cuối quý 3 năm 2026.

Sự điều chỉnh này chủ yếu phản ánh ba áp lực: thiếu hụt dung lượng HBM, chi phí bộ nhớ tăng cao và yêu cầu về dung lượng và băng thông khác nhau đối với các khối lượng công việc AI khác nhau. Báo cáo cho thấy việc giảm cấu hình HBM có thể tác động lớn hơn đến khối lượng công việc giải mã so với việc điền trước dữ liệu, đặc biệt là trong các mô hình lớn với ngữ cảnh dài.

Điều quan trọng cần lưu ý là Bảng 3 vẫn được tính toán dựa trên cấu hình Rubin Ultra với HBM4e 12Hi và tổng dung lượng 384GB mỗi chip. Do đó, yêu cầu 48,6 tỷ Gb HBM không phản ánh đầy đủ phương án thu nhỏ theo từng cấp độ tiềm năng. Nếu cấu hình cuối cùng được thu nhỏ, mức sử dụng HBM trên mỗi chip có thể giảm, nhưng chi phí bộ nhớ thấp hơn cũng có thể thúc đẩy số lượng chip xuất xưởng, bù đắp một phần tác động của việc giảm mức sử dụng trên mỗi chip.

Thông tin công khai của Micron cho thấy HBM4 của họ đã bước vào giai đoạn sản xuất hàng loạt, và HBM4E dự kiến sẽ được sản xuất hàng loạt vào năm 2027. Trong khi phía cung ứng đang đẩy mạnh sản xuất các sản phẩm mới, cấu hình cuối cùng của Rubin Ultra vẫn phụ thuộc vào sự cân nhắc toàn diện của Nvidia về hiệu năng, chi phí và đảm bảo nguồn cung.

Dòng sản phẩm Rubin tiếp tục duy trì tốc độ xuất hàng mạnh mẽ. Báo cáo dự báo rằng vào năm 2027, tổng số lượng xuất xưởng của Rubin và Rubin Ultra sẽ đạt gần 7 triệu đơn vị, với khoảng 5,92 triệu đơn vị Rubin và 1,04 triệu đơn vị Rubin Ultra; số lượng xuất xưởng của các thiết bị rack Rubin NVL72 có thể đạt khoảng 90.000 đơn vị.

Rubin dự kiến sẽ bắt đầu tăng cường sản xuất từ quý 3 năm 2026, với việc giao hàng các giá đỡ bắt đầu vào quý 4. Báo cáo cũng cho thấy những lo ngại trước đây của thị trường về "hàng tồn kho" của Blackwell chủ yếu là hàng tồn kho dự trữ trong chuỗi cung ứng, dự kiến sẽ được sử dụng hết vào năm 2026.

Dự báo lượng hàng xuất xưởng cho chip Rubin và Rubin Ultra cũng như giá đỡ Rubin NVL72.

Điều này có nghĩa là từ nửa cuối năm 2026 đến năm 2027, chuỗi cung ứng của Nvidia cần đồng thời hoàn thành việc thanh lý hàng tồn kho Blackwell, tăng cường sản xuất Rubin, chuyển đổi thông số kỹ thuật HBM và giao hàng cho các thiết bị rack. Bất kỳ sự chậm trễ nào trong các giai đoạn này đều có thể ảnh hưởng đến hiệu năng tính toán cuối cùng được cung cấp.

Sản lượng TPU của Google đã tăng lên 7,35 triệu đơn vị, với các đơn đặt hàng đang đổ về chuỗi thử nghiệm.

Bên cạnh Nvidia, TPU của Google cũng là một động lực tăng trưởng nổi bật khác trong báo cáo.

Morgan Stanley dự đoán rằng lượng TPU mà Google xuất xưởng sẽ tăng từ 3,7 triệu đơn vị vào năm 2026 lên 7,35 triệu đơn vị vào năm 2027. Trong số đó, dự kiến Broadcom v8i sẽ xuất xưởng 4 triệu đơn vị, MediaTek v8t dự kiến sẽ xuất xưởng 3 triệu đơn vị, v9 dự kiến sẽ xuất xưởng khoảng 150.000 đơn vị, và khoảng 200.000 đơn vị còn lại sẽ đến từ v7.

Dự báo về lượng TPU mà Google xuất xưởng cho mỗi thế hệ và tiềm năng đóng góp của chúng vào doanh thu của KYEC.

Việc đẩy mạnh sản xuất TPU sẽ thúc đẩy các đơn đặt hàng cho thiết kế chip, sản xuất wafer, đóng gói tiên tiến và thử nghiệm. Báo cáo dự đoán rằng hoạt động kinh doanh liên quan đến TPU có thể chiếm từ 7% đến 8% doanh thu của KYEC vào năm 2026 và hơn 10% vào năm 2027, bao gồm cả thử nghiệm cuối cùng và một số doanh thu từ việc kiểm tra wafer.

Nếu tính cả mảng CPU, TPU, kiểm thử cuối cùng và một số mảng dò tìm wafer của Google, thì nhu cầu liên quan đến Google dự kiến sẽ chiếm từ 10% đến 15% doanh thu của KYEC vào năm 2027, tăng từ 8% đến 10% vào năm 2026.

Các yêu cầu kiểm thử cũng ngày càng trở nên phức tạp hơn. Báo cáo cho biết rằng TPU 3nm của MediaTek dự kiến sẽ sử dụng phương pháp kiểm thử độ bền (burn-in testing) để cải thiện độ ổn định hiệu năng và độ tin cậy của chip AI; dự án CPU của Google cũng yêu cầu kiểm thử độ bền và kiểm thử cấp hệ thống.

Các quy trình kiểm thử phức tạp hơn và chu kỳ kiểm thử dài hơn sẽ làm tăng đơn đặt hàng cho các cơ sở kiểm thử, nhưng liệu năng lực kiểm thử có trở thành nút thắt cổ chai hay không phụ thuộc vào sự kết hợp giữa thời gian kiểm thử trên mỗi chip và tổng khối lượng hàng xuất xưởng. Báo cáo cũng lưu ý rằng thời gian kiểm thử ngắn hơn ở một số khu vực có thể làm giảm bớt áp lực về năng lực gần đây; do đó, nhu cầu kiểm thử tăng lên không nên được đánh đồng đơn giản với tình trạng thiếu hụt năng lực không thể tránh khỏi.

38GW không phải là điểm cuối cùng của nhu cầu, mà là một phép thử về khả năng cung cấp.

Điểm đáng chú ý nhất của bản đánh giá chuỗi cung ứng này không chỉ là việc cung cấp thêm số liệu về lượng chip AI được vận chuyển, mà còn là việc đưa các yếu tố hạn chế chính đối với sự mở rộng vào năm 2027 vào cùng một mô hình: Nvidia tiếp tục tăng mật độ GPU, sản lượng TPU của Google tăng nhanh, nhu cầu về HBM và CoWoS tăng đồng thời, và nhu cầu điện năng dự kiến cho chip được đẩy lên đến 38GW.

Những con số này vẫn phụ thuộc vào một số điều kiện tiên quyết. Giải pháp HBM phân lớp cho Rubin Ultra vẫn chưa được hoàn thiện, và tác động của việc giảm cấu hình bộ nhớ lên hiệu suất giải mã ngữ cảnh dài vẫn cần được kiểm chứng; năng lực sản xuất CoWoS và HBM cần được mở rộng theo kế hoạch; và việc xây dựng cơ sở hạ tầng máy chủ, giá đỡ, nguồn điện và làm mát phải theo kịp tốc độ giao chip.

Các giải pháp kết nối cũng có thể dẫn đến sự khác biệt. Báo cáo nêu rõ rằng do những hạn chế trong quy trình sản xuất tại địa phương, tốc độ SerDes của các nhà sản xuất GPU AI Trung Quốc có thể vẫn bị giới hạn ở mức 100Gb/s mỗi kênh. Do đó, kiến trúc siêu nút của họ ngày càng áp dụng các kết nối NPO, trong khi NVIDIA từ lâu đã ưu tiên CPO. Những cách tiếp cận khác nhau này sẽ ảnh hưởng đến thiết kế siêu nút, chi phí triển khai và hiệu quả hệ thống.

Do đó, con số 38GW không phải là dự đoán chính xác về mức tiêu thụ điện thực tế vào năm 2027, mà chỉ là một phép thử dựa trên lượng chip xuất xưởng. Điều này cho thấy nhu cầu về chip AI vẫn mạnh mẽ, đồng thời nhắc nhở thị trường rằng yếu tố quyết định liệu sức mạnh tính toán AI có thể được hiện thực hóa hay không có thể không chỉ là lịch trình sản xuất GPU, mà còn là việc liệu HBM, CoWoS, thử nghiệm, giá đỡ và nguồn điện có thể được đáp ứng cùng lúc hay không.