A Hynix publicou seu roteiro para a tecnologia CPO em uma revista de destaque: não apenas "utilizando luz entre o poder computacional", mas também estendendo a luz às interfaces de memória.

A SK Hynix, em colaboração com a Universidade da Virgínia e outras instituições, publicou um artigo sobre o roteiro tecnológico do CPO (Ponto de Processamento Computacional) na *Nature Electronics*. O artigo destaca que, embora a capacidade computacional triplique a cada dois anos, a largura de banda de interconexão aumenta apenas 1,4 vezes, tornando a "barreira da largura de banda" um gargalo crucial para a expansão da IA. A tecnologia CPO é listada como um avanço fundamental, com a visão de estender o CPO às interfaces de memória, permitindo que múltiplos aceleradores de IA compartilhem o mesmo pool de memória e melhorem a eficiência de utilização da memória.

Em 20 de agosto, pesquisadores da SK Hynix, da Universidade da Virgínia e de outras instituições publicaram conjuntamente um artigo na prestigiada revista científica * Nature Electronics *, delineando sistematicamente o roteiro de desenvolvimento da tecnologia de óptica co-embalada (CPO) em computação de alto desempenho e IA. Esta é a primeira vez que a SK Hynix revela publicamente o projeto técnico de sua arquitetura de interconexão para IA em uma revista tão renomada.

O artigo argumenta que, embora a HBM tenha resolvido o gargalo de memória dentro dos chips, à medida que os clusters de IA escalam para milhares de GPUs, a transferência de dados entre racks tornou-se uma nova restrição — a "barreira de largura de banda". O CPO é apresentado como um caminho fundamental para superar esse gargalo.

A visão de longo prazo deste artigo é estender as interconexões ópticas para as interfaces de memória. As soluções existentes abordam principalmente a transmissão de dados entre processadores e racks. A arquitetura "centrada em óptica" proposta, no entanto, conecta diretamente o pool de recursos do processador (pool XPU) ao pool de recursos de memória por meio de um interpositor fotônico. Isso permite que múltiplos aceleradores de IA compartilhem uma grande quantidade de memória, superando as limitações das restrições físicas de encapsulamento atuais.

Os autores correspondentes do artigo são Seunghoon Hong, chefe da equipe de infraestrutura de IA da SK Hynix, e Kyusang Lee, professor do Departamento de Engenharia Elétrica e de Computação da Universidade da Virgínia. As instituições participantes incluem ainda a Universidade de Illinois em Urbana-Champaign (UIUC), a Universidade Tecnológica de Nanyang (NTU), o Instituto de Tecnologia de Massachusetts (MIT) e a Universidade Yonsei.

Esta manhã, as ações da SK Hynix dispararam mais de 11% após a notícia de seu plano de recompra de ações e emissão de títulos de óleo de palma bruto (CPO). As ações de empresas do setor de CPO no mercado interno também registraram ganhos voláteis, com a Taicheng Optoelectronics subindo mais de 12%, a Zhongjing Electronics atingindo seu limite diário de alta e a Tianzhun Technology, Shijia Photonics, Dekel e Liante Technology registrando altas superiores a 6%.

Limitação da largura de banda: quanto maior a capacidade de processamento, mais evidente se torna o gargalo.

O treinamento de modelos de IA não se limita mais a um único chip ou servidor, mas é executado em redes de grande escala compostas por racks e pods. Nessa arquitetura, o desempenho geral do sistema depende não apenas da eficiência da conexão entre o processador e a memória, mas também, e em grande medida, da velocidade de transferência de dados entre os racks.

Os dados mostram que a capacidade computacional aumenta cerca de três vezes a cada dois anos, enquanto a largura de banda de interconexão aumenta apenas cerca de 1,4 vezes durante o mesmo período.

Essa lacuna é a origem da "barreira de largura de banda". As interconexões elétricas tradicionais com fios de cobre ainda apresentam uma vantagem de custo em curtas distâncias, mas, à medida que as velocidades e distâncias de transmissão aumentam, a perda de sinal e o consumo de energia crescem acentuadamente, exigindo circuitos de compensação cada vez mais complexos, e a latência também aumenta.

Em seu artigo, Kyusang Lee destaca diretamente: "Mesmo que os chips de computação se tornem mais poderosos, o desempenho geral do sistema não poderá ser aprimorado se a transmissão de dados entre os chips não acompanhar o ritmo. Substituir as interconexões de cobre, que possuem limitações físicas inerentes, por interconexões ópticas é o caminho mais promissor para alcançar a escalabilidade futura."

CPO: Integrando o mecanismo óptico em um pacote de processador.

A ideia central do CPO é integrar um transceptor óptico (TRx) no mesmo encapsulamento do processador, permitindo que os chips troquem dados usando sinais ópticos em vez de sinais elétricos de longa distância.

Seunghoon Hong descreveu isso da seguinte forma: "O CPO muda fundamentalmente a maneira como os dados fluem em sistemas de IA, eliminando um dos maiores obstáculos à escalabilidade do poder computacional."

Especificamente, a tecnologia CPO comprime a distância de transmissão de sinais elétricos de alta velocidade para a menor distância possível, substituindo o percurso restante por um enlace óptico. Isso preserva a eficiência das interconexões elétricas internas do encapsulamento, ao mesmo tempo que aproveita as características de baixa perda da luz para alcançar transmissão de alta velocidade entre chips, racks e clusters, proporcionando também maior resistência à interferência eletromagnética.

O artigo estabelece especificações técnicas claras para a próxima geração de infraestrutura de IA: largura de banda superior a 100 Tb/s por nó, consumo de energia inferior a 1 pJ/bit e latência entre chips inferior a 10 nanossegundos.

O artigo também descreve a evolução do CPO, desde configurações de camadas intermediárias 2D e 2.5D até o empilhamento heterogêneo 3D, e lista os principais desafios técnicos que precisam ser superados para a implantação comercial.

Um objetivo a longo prazo: estender a luz às interfaces de memória.

O artigo propõe uma visão de longo prazo para estender as interconexões ópticas ainda mais às interfaces de memória — uma ideia arquitetônica que vai um passo além da discussão atual sobre CPO (Optical Optical Projection).

Nas soluções existentes, as interconexões ópticas abordam principalmente a transmissão de dados entre processadores e entre racks. A arquitetura "centrada na óptica" proposta, no entanto, conecta diretamente o pool de recursos do processador (pool XPU) e o pool de recursos de memória por meio de um interpositor fotônico.

A importância prática dessa arquitetura reside no fato de que múltiplos aceleradores de IA podem compartilhar um grande pool de memória, em vez de cada acelerador ter sua própria memória independente. Isso não apenas melhora a eficiência da utilização da memória, mas também confere à infraestrutura de IA maior flexibilidade de escalabilidade à medida que o tamanho do modelo continua a crescer.

Kyusang Lee afirmou: "Estender as interconexões ópticas às interfaces de memória romperá as limitações físicas dos chips de computação, eliminando as restrições à capacidade de memória e ao número de conexões elétricas."

Hong acrescentou: "A maior vantagem é que, ao melhorar a eficiência da movimentação de dados, os sistemas de IA podem ser dimensionados com mais flexibilidade. Isso, em última análise, fornece aos clientes a base para operar a infraestrutura de IA com mais eficiência."

Desde fornecedores de HBM até participantes da arquitetura de sistemas

A tecnologia HBM resolveu o problema de largura de banda de memória em encapsulamentos de aceleradores de IA, o que tem sido uma vantagem competitiva fundamental para a SK Hynix nos últimos anos. O lançamento do roadmap de CPO indica que a empresa está expandindo sua estratégia tecnológica de componentes individuais para arquitetura de sistema.

Na entrevista, Hong expressou claramente essa mudança: "As empresas de memória estão evoluindo, deixando de fornecer componentes individuais para se tornarem parceiras que ajudam a aumentar a competitividade de sistemas inteiros de seus clientes por meio de tecnologias como o CPO."

Kyusang Lee também destacou que a colaboração entre a academia e a indústria é indispensável nesse processo: "A academia se destaca por ultrapassar os limites de desempenho, enquanto a indústria compreende os requisitos práticos da implantação em larga escala — incluindo rendimento de fabricação, custo, dissipação de calor e cadeia de suprimentos. Combinar essas duas perspectivas é essencial para desenvolver um roteiro viável."

Ele também reconheceu que a comercialização ainda enfrenta desafios significativos: "Desde a integração de dispositivos fotônicos de baixo consumo de energia até o desenvolvimento de protocolos de consistência e a melhoria da confiabilidade do sistema, os desafios continuam substanciais. A chave está no projeto conjunto de dispositivos de memória com controladores, componentes fotônicos e encapsulamento como um sistema integrado."

Aviso de Risco e Isenção de Responsabilidade

Investir envolve riscos; por favor, seja cauteloso. Este artigo não constitui aconselhamento de investimento pessoal e não leva em consideração os objetivos de investimento específicos, a situação financeira ou as necessidades de cada usuário. Os usuários devem avaliar se as opiniões, pontos de vista ou conclusões apresentadas neste artigo são adequadas às suas circunstâncias específicas. Quaisquer decisões de investimento tomadas com base nessas informações são de sua inteira responsabilidade.