Analyse de Morgan Stanley : La course aux puces IA : l’électricité pourra-t-elle suivre ? Demande implicite en 2027 : environ 38 GW

La dernière inspection de la chaîne d'approvisionnement asiatique de Morgan Stanley traduit l'expansion de l'IA en un chiffre d'électricité plus intuitif : sur la base d'environ 19 millions de GPU et ASIC CoWoS implicites en 2027, avec un TDP moyen de 2 kW par puce, la capacité de puissance correspondante de ce lot de puces est d'environ 38 GW.

Parmi ceux-ci, Nvidia représente environ 16 GW, Google environ 9 GW, AMD environ 7 GW, AWS environ 2 GW et Microsoft, Meta et d'autres fournisseurs environ 1 GW chacun.

Il est important de souligner que 38 GW ne représente ni la consommation électrique totale des centres de données d'IA mondiaux à cette date, ni la capacité électrique déjà garantie. Ce chiffre ne tient pas pleinement compte de la consommation électrique des processeurs, des réseaux, du stockage, du refroidissement et des autres infrastructures. Il s'apparente davantage à un test de résistance basé sur les livraisons de puces : si les accélérateurs d'IA augmentent leur production conformément au modèle de chaîne d'approvisionnement en 2027, l'infrastructure électrique pourra-t-elle supporter simultanément le volume de ces puces ?

Cela signifie que les contraintes pesant sur l'expansion de la puissance de calcul de l'IA ne se limitent plus à la question de la production de GPU, mais s'étendent désormais à la possibilité de fournir simultanément la mémoire HBM, le CoWoS, les tests, la livraison en rack et l'accès à l'alimentation électrique.

Un test de résistance de 38 GW repousse les goulots d'étranglement de l'IA vers le secteur de l'énergie.

Les calculs de Morgan Stanley reposent sur deux hypothèses fondamentales : le nombre de puces GPU et ASIC correspondant à CoWoS en 2027 sera d’environ 19 millions, avec un TDP moyen de 2 kW par puce, ce qui implique une demande de puissance d’environ 38 GW pour les puces.

La valeur de 2 kW est une hypothèse moyenne utilisée pour estimer la consommation électrique totale et ne reflète pas nécessairement la consommation électrique de tous les GPU et ASIC. De même, la valeur de 38 GW ne représente pas la charge opérationnelle réelle d'un centre de données, car les puces ne fonctionnent pas toujours à pleine capacité et les processeurs, les réseaux, le stockage et les systèmes de refroidissement des serveurs génèrent une consommation électrique supplémentaire.

Ce chiffre reste néanmoins utile à titre de référence. Ces deux dernières années, les discussions sur la chaîne d'approvisionnement en IA ont principalement porté sur la planification de la production de GPU, l'approvisionnement en HBM et la capacité des services CoWoS. Avec l'augmentation continue des livraisons de puces, le raccordement au réseau, la construction de sous-stations, le choix de l'emplacement des centres de données et les accords d'achat d'électricité à long terme pourraient avoir un impact direct sur la conversion des puces en puissance de calcul réellement utilisable.

La livraison des puces n'est que la première étape. Une fois les GPU ou les ASIC installés dans les centres de données, il faut également prévoir les serveurs, les baies, les réseaux, le refroidissement, l'alimentation électrique et les systèmes d'exploitation et de maintenance nécessaires. Si la construction de l'infrastructure prend du retard par rapport aux livraisons de puces, le marché risque de connaître un décalage : « les puces sont arrivées, mais les centres de données et l'alimentation électrique ne sont pas encore en place ».

La demande en énergie implicite pour les puces GPU/ASIC en 2027 est d'environ 38 GW, dont 16 GW provenant de Nvidia, 9 GW de Google et 7 GW d'AMD.

Pour Nvidia, la demande implicite de 16 GW explique également pourquoi l'entreprise continue d'augmenter la densité de GPU par rack. Le rapport indique que Nvidia espère depuis longtemps améliorer la puissance de calcul et les performances au niveau du rack en connectant davantage de GPU grâce à une architecture évolutive.

Cependant, la solution Kyber pour la première génération de racks Rubin Ultra présente encore des défis liés aux circuits imprimés et à la dissipation thermique. Elle pourrait continuer à utiliser la conception Oberon NVL72, puis évoluer vers une échelle NVL576 via des interconnexions CPO ou NPO. L'augmentation de la densité des racks ne supprimera pas les besoins en énergie ; elle concentrera au contraire les contraintes liées à l'alimentation, au refroidissement et aux interconnexions sur les conceptions de centres de données plus performantes.

Les technologies HBM et CoWoS se développent en parallèle, tandis que les spécifications de Rubin Ultra sont encore en attente.

Au-delà de la consommation d'énergie, la mémoire HBM et le packaging avancé restent les principaux freins à l'expansion des puces d'IA aux alentours de 2027.

D'après le modèle de chaîne d'approvisionnement de Morgan Stanley, la demande de mémoire HBM pour les puces d'IA en 2027 est estimée à environ 48,618 milliards de Gb. Le tableau 3 indique un volume de configuration CoWoS d'environ 2,664 millions de plaquettes, tandis que le tableau 5 fait état d'une demande mondiale de CoWoS d'environ 2,694 millions de plaquettes. Ces deux chiffres diffèrent légèrement en raison de différences dans les méthodes de calcul.

Le rapport estime également que la taille du marché des puces informatiques pour l'IA, en termes de revenus liés aux plaquettes de silicium, atteindra au moins 58,8 milliards de dollars en 2027. Nvidia reste le plus grand consommateur de CoWoS, avec environ 1,222 million de plaquettes ; AMD et Broadcom devraient représenter respectivement environ 530 000 et 484 000 plaquettes.

La demande en HBM pour l'IA en 2027 est estimée à 48,6 milliards de Gb, ainsi que les configurations CoWoS et les besoins en HBM pour différents GPU et ASIC.

Il subsiste une variable importante dans les prévisions de la demande : la configuration HBM pour Rubin Ultra n’a pas encore été finalisée.

Les inspections de la chaîne d'approvisionnement suggèrent que la Rubin Ultra pourrait adopter une spécification à plusieurs niveaux, avec une version haut de gamme utilisant la mémoire HBM4e 8Hi et une version d'entrée de gamme potentiellement équipée de mémoire HBM4 12Hi ou 8Hi. Morgan Stanley prévoit que Nvidia pourrait prendre une décision finale d'ici la fin du troisième trimestre 2026.

Cet ajustement reflète principalement trois facteurs : la pénurie de capacité de la mémoire HBM, la hausse des coûts de la mémoire et la variabilité des besoins en capacité et en bande passante selon les charges de travail d’IA. Le rapport suggère que la réduction de la configuration HBM pourrait avoir un impact plus important sur les charges de travail de décodage que le pré-remplissage, notamment pour les grands modèles avec des contextes longs.

Il est important de noter que le tableau 3 est toujours calculé sur la base de la configuration Rubin Ultra avec HBM4e 12Hi et une capacité totale de 384 Go par puce. Par conséquent, le besoin de 48,6 milliards de Gb de HBM ne reflète pas pleinement le potentiel de réduction progressive de la taille des puces. Si la configuration finale est réduite, la consommation de HBM par puce pourrait diminuer, mais la baisse des coûts de la mémoire pourrait également entraîner une augmentation des livraisons de puces, compensant partiellement l'impact de cette réduction.

Les informations publiques de Micron montrent que sa mémoire HBM4 est entrée dans la phase de production de masse, et que la HBM4E devrait entrer dans la production de masse en 2027. Alors que l'offre progresse avec de nouveaux produits, la configuration finale de Rubin Ultra dépend toujours des compromis globaux que Nvidia fera concernant les performances, le coût et la garantie d'approvisionnement.

La gamme Rubin poursuit sa forte croissance en termes de livraisons. Selon les prévisions, en 2027, les livraisons combinées de Rubin et Rubin Ultra avoisineront les 7 millions d'unités, dont environ 5,92 millions d'unités Rubin et 1,04 million d'unités Rubin Ultra ; les livraisons d'unités rack Rubin NVL72 pourraient atteindre environ 90 000 unités.

Rubin prévoit d'augmenter progressivement sa production à partir du troisième trimestre 2026, les livraisons de racks débutant au quatrième trimestre. Le rapport indique également que les inquiétudes précédentes du marché concernant les « stocks » de Blackwell étaient en réalité liées aux stocks de sécurité de la chaîne d'approvisionnement, qui devraient être entièrement absorbés d'ici 2026.

Prévisions de livraison pour les puces Rubin et Rubin Ultra et les racks Rubin NVL72.

Cela signifie que, du second semestre 2026 à 2027, la chaîne d'approvisionnement de Nvidia doit simultanément écouler les stocks de Blackwell, augmenter la production de Rubin, effectuer le changement de spécification HBM et livrer les racks. Tout ralentissement à l'une de ces étapes pourrait impacter la puissance de calcul finale disponible.

La production de TPU de Google a augmenté pour atteindre 7,35 millions d'unités, les commandes affluant vers la chaîne de test.

Outre Nvidia, la TPU de Google est un autre moteur de croissance important mentionné dans le rapport.

Morgan Stanley prévoit que les livraisons de TPU de Google passeront de 3,7 millions d'unités en 2026 à 7,35 millions d'unités en 2027. Parmi celles-ci, le v8i de Broadcom devrait atteindre 4 millions d'unités, le v8t de MediaTek 3 millions d'unités, le v9 environ 150 000 unités et les quelque 200 000 unités restantes proviendront du v7.

Prévisions de livraison de TPU de Google pour chaque génération et leur contribution potentielle aux revenus KYEC.

L'augmentation de la production de TPU stimulera les commandes dans les domaines de la conception de puces, de la fabrication de plaquettes, du conditionnement avancé et des tests. Le rapport prévoit que les activités liées au TPU pourraient représenter de 7 % à 8 % du chiffre d'affaires de KYEC en 2026 et un peu plus de 10 % en 2027, incluant les tests finaux et une partie des revenus liés au sondage des plaquettes.

Si l'on inclut les activités de Google liées aux processeurs, aux TPU, aux tests finaux et à certaines activités de sondage de plaquettes, la demande liée à Google devrait représenter de 10 % à 15 % du chiffre d'affaires de KYEC en 2027, contre 8 % à 10 % en 2026.

Les exigences en matière de tests se complexifient. Le rapport indique que le TPU 3 nm de MediaTek devrait recourir à des tests de rodage pour améliorer la stabilité des performances et la fiabilité des puces d'IA ; le projet de processeur de Google requiert également des tests de rodage et des tests au niveau système.

Des processus de test plus complexes et des cycles de test plus longs entraîneront une augmentation des demandes d'installations de test. Toutefois, le risque de saturation des capacités de test dépendra de l'évolution combinée du temps de test par puce et du volume total des expéditions. Le rapport souligne également que des temps de test plus courts dans certains domaines pourraient atténuer les récentes tensions sur les capacités ; par conséquent, l'augmentation de la demande de tests ne doit pas être systématiquement assimilée à des pénuries de capacités inévitables.

38 GW ne représente pas la demande finale, mais un test de capacité de livraison.

L'aspect le plus remarquable de cette analyse de la chaîne d'approvisionnement n'est pas seulement la fourniture de chiffres supplémentaires concernant les livraisons de puces IA, mais aussi l'inclusion des principales contraintes d'expansion pour 2027 au sein du même modèle : Nvidia continue d'augmenter la densité des GPU, la production de TPU de Google s'accélère rapidement, la demande de HBM et de CoWoS augmente simultanément et la demande de puissance implicite pour les puces est portée à 38 GW.

Ces chiffres restent soumis à plusieurs conditions préalables. La solution HBM multicouche pour Rubin Ultra n'est pas encore finalisée, et l'impact de la réduction de la configuration mémoire sur les performances de décodage à contexte long reste à vérifier ; les capacités de production de CoWoS et de HBM doivent être augmentées comme prévu ; et la construction des infrastructures de serveurs, de racks, d'alimentation et de refroidissement doit suivre le rythme de la livraison des puces.

Les solutions d'interconnexion peuvent également engendrer des différences. Le rapport indique qu'en raison des limitations des procédés de fabrication locaux, les débits SerDes des fabricants chinois de GPU pour l'IA peuvent rester limités à 100 Gb/s par canal. Par conséquent, leurs architectures de supernœuds adoptent de plus en plus les interconnexions NPO, tandis que NVIDIA privilégie depuis longtemps les CPO. Ces approches différentes auront un impact sur la conception des supernœuds, les coûts de déploiement et l'efficacité du système.

Par conséquent, la prévision de 38 GW ne reflète pas fidèlement la consommation électrique réelle en 2027, mais constitue plutôt un test de résistance basé sur les livraisons de puces. Ce chiffre démontre la forte demande en puces d'IA et rappelle au marché que la concrétisation de la puissance de calcul nécessaire à l'IA ne dépend plus uniquement des calendriers de production des GPU, mais aussi de la disponibilité simultanée des technologies HBM, CoWoS, des tests, des baies et de l'alimentation électrique.