Hynix veröffentlichte seinen CPO-Fahrplan in einer führenden Fachzeitschrift: nicht nur „Nutzung von Licht zwischen Rechenleistung“, sondern auch Ausweitung von Licht auf Speicherschnittstellen.

SK Hynix hat in Zusammenarbeit mit der University of Virginia und anderen Institutionen in *Nature Electronics* eine Roadmap zur CPO-Technologie (Computational Processing Point) veröffentlicht. Der Artikel hebt hervor, dass sich die Rechenleistung zwar alle zwei Jahre verdreifacht, die Bandbreite der Verbindungen jedoch nur um das 1,4-Fache steigt. Die dadurch entstehende „Bandbreitengrenze“ stellt einen zentralen Engpass für die KI-Entwicklung dar. Die CPO-Technologie wird als wichtiger Durchbruch genannt. Die Vision sieht vor, CPO auf Speicherschnittstellen auszuweiten, sodass mehrere KI-Beschleuniger denselben Speicherpool nutzen und die Speichernutzungseffizienz verbessern können.

Am 20. August veröffentlichten Forscher von SK Hynix, der University of Virginia und weiteren Institutionen gemeinsam einen Artikel in der renommierten Fachzeitschrift * Nature Electronics *, in dem sie systematisch den Entwicklungsfahrplan der Co-Packaged Optics (CPO)-Technologie für Hochleistungsrechnen und Künstliche Intelligenz (KI) darlegten. Dies ist das erste Mal, dass SK Hynix die technische Architektur seiner KI-Verbindungen in einer so angesehenen Fachzeitschrift öffentlich präsentierte.

Die Studie argumentiert, dass HBM zwar den Speicherengpass innerhalb von Chips gelöst hat, aber mit der Skalierung von KI-Clustern auf Tausende von GPUs der Datentransfer zwischen Racks zu einer neuen Einschränkung geworden ist – der „Bandbreitengrenze“. CPO wird als wichtiger Weg zur Überwindung dieses Engpasses positioniert.

Die langfristige Vision dieser Arbeit ist die Erweiterung optischer Verbindungen auf Speicherschnittstellen. Bestehende Lösungen konzentrieren sich primär auf die Datenübertragung zwischen Prozessoren und Racks. Die vorgeschlagene „optikzentrierte“ Architektur verbindet hingegen den Prozessorressourcenpool (XPU-Pool) direkt über einen photonischen Interposer mit dem Speicherressourcenpool. Dadurch können mehrere KI-Beschleuniger einen großen Speicherbereich gemeinsam nutzen und die Einschränkungen aktueller Gehäusetechnologien überwinden.

Die korrespondierenden Autoren der Studie sind Seunghoon Hong, Leiter des KI-Infrastrukturteams bei SK Hynix, und Kyusang Lee, Professor am Institut für Elektrotechnik und Informatik der University of Virginia. Zu den weiteren beteiligten Institutionen gehören die University of Illinois at Urbana-Champaign (UIUC), die Nanyang Technological University (NTU), das Massachusetts Institute of Technology (MIT) und die Yonsei University.

SK Hynix legte heute Morgen nach Bekanntgabe der CPO-Papiere und des Aktienrückkaufprogramms um über 11 % zu. Auch andere chinesische CPO-Konzeptaktien verzeichneten deutliche Kursgewinne: Taicheng Optoelectronics stieg um über 12 %, Zhongjing Electronics erreichte zuvor das Tageslimit, und Tianzhun Technology, Shijia Photonics, Dekel und Liante Technology legten jeweils um über 6 % zu.

Bandbreitengrenze: Je höher die Rechenleistung, desto deutlicher der Flaschenhals.

Das Training von KI-Modellen beschränkt sich nicht mehr auf einen einzelnen Chip oder Server, sondern erstreckt sich über großflächige Netzwerke aus Racks und Pods. In dieser Architektur hängt die Gesamtleistung des Systems nicht nur von der Effizienz der Verbindung zwischen Prozessor und Speicher ab, sondern auch maßgeblich von der Datenübertragungsgeschwindigkeit zwischen den Racks.

Die Daten zeigen, dass sich die Rechenleistung etwa alle zwei Jahre verdreifacht, während die Verbindungsbandbreite im gleichen Zeitraum nur um etwa das 1,4-fache zunimmt.

Diese Lücke ist die Ursache der „Bandbreitengrenze“. Traditionelle elektrische Verbindungen über Kupferdrähte bieten zwar immer noch einen Kostenvorteil über kurze Distanzen, aber mit zunehmender Übertragungsgeschwindigkeit und -distanz steigen Signalverlust und Stromverbrauch stark an, was immer komplexere Kompensationsschaltungen erfordert, und auch die Latenz nimmt zu.

In seiner Arbeit stellt Kyusang Lee klar: „Selbst wenn Computerchips leistungsfähiger werden, kann die Gesamtleistung des Systems nicht verbessert werden, wenn die Datenübertragung zwischen den Chips nicht mithalten kann. Der Ersatz von Kupferverbindungen, die naturgemäß physikalische Grenzen haben, durch optische Verbindungen ist der vielversprechendste Weg, um zukünftige Skalierbarkeit zu erreichen.“

CPO: Integration der optischen Einheit in ein Prozessorpaket

Die Grundidee von CPO besteht darin, einen optischen Transceiver (TRx) in dasselbe Gehäuse wie den Prozessor zu integrieren, wodurch die Chips Daten mittels optischer Signale anstelle von elektrischen Signalen über große Entfernungen austauschen können.

Seunghoon Hong beschrieb es folgendermaßen: „CPO verändert grundlegend die Art und Weise, wie Daten in KI-Systemen fließen, und beseitigt damit eines der größten Hindernisse für die Skalierung der Rechenleistung.“

Konkret komprimiert CPO die Übertragungsdistanz von Hochgeschwindigkeitssignalen auf das kürzestmögliche Maß und ersetzt den verbleibenden Pfad durch eine optische Verbindung. Dadurch bleibt die Effizienz der internen elektrischen Verbindungen des Gehäuses erhalten, während gleichzeitig die geringen Verluste des Lichts genutzt werden, um eine Hochgeschwindigkeitsübertragung zwischen Chips, Racks und Clustern zu ermöglichen. Zudem wird eine höhere Widerstandsfähigkeit gegen elektromagnetische Störungen erreicht.

Das Papier legt klare technische Spezifikationen für die nächste Generation der KI-Infrastruktur fest: Bandbreite von mehr als 100 Tb/s pro Knoten, Energieverbrauch von weniger als 1 pJ/Bit und Inter-Chip-Latenz von weniger als 10 Nanosekunden.

Der Artikel beschreibt außerdem die Entwicklung von CPO von 2D- und 2,5D-Zwischenschichtkonfigurationen hin zu heterogenen 3D-Schichtsystemen und listet die wichtigsten technischen Herausforderungen auf, die für eine kommerzielle Anwendung bewältigt werden müssen.

Ein längerfristiges Ziel: die Erweiterung von Lichtschnittstellen zu Speichern

Das Papier schlägt eine langfristige Vision vor, optische Verbindungen auch auf Speicherschnittstellen auszudehnen – eine architektonische Idee, die über die aktuelle CPO-Diskussion hinausgeht.

In bestehenden Lösungen dienen optische Verbindungen primär der Datenübertragung zwischen Prozessoren und zwischen Racks. Die vorgeschlagene „optikzentrierte“ Architektur verbindet hingegen den Prozessorressourcenpool (XPU-Pool) und den Speicherressourcenpool direkt über einen photonischen Interposer.

Die praktische Bedeutung dieser Architektur liegt darin , dass mehrere KI-Beschleuniger einen großen Speicherpool gemeinsam nutzen können, anstatt dass jeder Beschleuniger über einen eigenen, unabhängigen Speicher verfügt. Dies verbessert nicht nur die Speichernutzungseffizienz, sondern verleiht der KI-Infrastruktur auch eine flexiblere Skalierbarkeit bei zunehmender Modellgröße.

Kyusang Lee erklärte: „Die Ausweitung optischer Verbindungen auf Speicherschnittstellen wird die physikalischen Grenzen von Computerchips überwinden und Beschränkungen der Speicherkapazität und der Anzahl elektrischer Verbindungen beseitigen.“

Hong fügte hinzu: „Der größte Vorteil besteht darin, dass KI-Systeme durch die Verbesserung der Effizienz der Datenübertragung flexibler skaliert werden können. Dies bietet Kunden letztendlich die Grundlage für einen effizienteren Betrieb ihrer KI-Infrastruktur.“

Von HBM-Anbietern bis hin zu Teilnehmern der Systemarchitektur

HBM löste das Problem der Speicherbandbreite bei der Integration von KI-Beschleunigern, was in den letzten Jahren ein zentraler Wettbewerbsvorteil für SK Hynix war. Die Veröffentlichung der CPO-Roadmap signalisiert, dass das Unternehmen seine Technologiestrategie von Einzelkomponenten auf Systemarchitekturen ausweitet.

Im Interview brachte Hong diesen Wandel deutlich zum Ausdruck: „Speicherunternehmen entwickeln sich von Anbietern einzelner Komponenten hin zu Partnern, die durch Technologien wie CPO dazu beitragen, die Wettbewerbsfähigkeit der gesamten Systeme ihrer Kunden zu steigern.“

Kyusang Lee betonte außerdem, dass die Zusammenarbeit zwischen Wissenschaft und Industrie in diesem Prozess unerlässlich sei: „Die Wissenschaft zeichnet sich dadurch aus, dass sie die Grenzen der Leistungsfähigkeit erweitert, während die Industrie die praktischen Anforderungen eines großflächigen Einsatzes versteht – darunter Produktionsausbeute, Kosten, Wärmeableitung und Lieferkette. Die Kombination dieser beiden Perspektiven ist entscheidend für die Entwicklung eines realisierbaren Fahrplans.“

Er räumte auch ein, dass die Kommerzialisierung noch vor erheblichen Herausforderungen steht: „Von der Integration energieeffizienter photonischer Bauelemente über die Entwicklung von Konsistenzprotokollen bis hin zur Verbesserung der Systemzuverlässigkeit bleiben die Herausforderungen beträchtlich. Der Schlüssel liegt in der gemeinsamen Entwicklung von Speicherbauelementen mit Controllern, photonischen Komponenten und Gehäusen als integriertes System.“

Risikohinweis und Haftungsausschluss

Investieren birgt Risiken; bitte seien Sie vorsichtig. Dieser Artikel stellt keine persönliche Anlageberatung dar und berücksichtigt nicht die individuellen Anlageziele, die finanzielle Situation oder die Bedürfnisse einzelner Nutzer. Nutzer sollten prüfen, ob die in diesem Artikel geäußerten Meinungen, Ansichten oder Schlussfolgerungen für ihre persönlichen Umstände geeignet sind. Anlageentscheidungen, die auf Grundlage dieser Informationen getroffen werden, erfolgen auf eigenes Risiko.