SK海力士：3D DRAM开发可利用代工工艺

SK海力士于9日表示，新一代存储器3D DRAM半导体的开发可以利用代工工艺。前一天，在利川园区Supex中心举行的2026年SK海力士未来论坛上，副社长金京勋和孙浩英提出了3D DRAM的主要技术方向，包括将逻辑代工工艺用于DRAM外围电路、最大化数据总线带宽以及超短距离传输。3D DRAM是下一代DRAM，它将原本平面的存储单元垂直堆叠以提高集成度。两人表示，要实现这一技术，不仅需要解决设计和散热问题，还需要解决封装领域中的精细互连、键合和工艺集成等挑战。随着前端和后端封装、代工和存储器技术之间的界限趋于融合，超越现有领域的协同优化将变得更加重要。孙浩英提到，3D技术正在改变晶圆厂和封装之间的技术界限，有必要在先进封装技术创新的同时，建立一个超越现有领域的优化和新协作体系。在相关演讲中，高丽大学教授申昌焕表示，3D DRAM不仅是芯片的垂直堆叠，更是一项打破存储器与逻辑之间界限的技术。随着器件微缩接近极限，以及系统与存储器之间数据传输所需的时间和功耗增加，向3D技术的转变是不可避免的。他提出了一种通过人工智能将材料、器件、封装和架构联系起来的3D集成设计框架。SK海力士社长郭鲁正在演讲中表示，过去的存储器市场就像一条直路，竞争在于谁跑得更快，而现在它就像一条不断变化的曲线，除了内部能力外，把握外部环境变化的速度和方向并灵活适应变得很重要。