Hynix publicó su hoja de ruta de CPO en una revista especializada de renombre: no solo "utilizando la luz entre la potencia de cálculo", sino también extendiendo la luz a las interfaces de memoria.

SK Hynix, en colaboración con la Universidad de Virginia y otras instituciones, publicó un documento sobre la hoja de ruta de la tecnología CPO (Punto de Procesamiento Computacional) en *Nature Electronics*. El artículo señala que, si bien la capacidad de procesamiento se triplica cada dos años, el ancho de banda de interconexión solo aumenta 1,4 veces, lo que convierte la limitación del ancho de banda en un cuello de botella fundamental para la expansión de la IA. La tecnología CPO se presenta como un avance clave, con la visión de extenderla a las interfaces de memoria, permitiendo que múltiples aceleradores de IA compartan el mismo grupo de memoria y mejoren la eficiencia de su utilización.

El 20 de agosto, investigadores de SK Hynix, la Universidad de Virginia y otras instituciones publicaron conjuntamente un artículo en la prestigiosa revista científica * Nature Electronics *, donde describen sistemáticamente la hoja de ruta para el desarrollo de la tecnología de óptica integrada (CPO) en computación de alto rendimiento e inteligencia artificial. Esta es la primera vez que SK Hynix revela públicamente el diseño técnico de su arquitectura de interconexión para IA en una revista tan prestigiosa.

El artículo argumenta que, si bien HBM resolvió el cuello de botella de la memoria dentro de los chips, a medida que los clústeres de IA escalan a miles de GPU, la transferencia de datos entre racks se ha convertido en una nueva limitación: el "muro de ancho de banda". CPO se posiciona como una vía clave para superar este cuello de botella.

La visión a largo plazo de este artículo es extender las interconexiones ópticas a las interfaces de memoria. Las soluciones existentes se centran principalmente en la transmisión de datos entre procesadores y racks. Sin embargo, la arquitectura propuesta, centrada en la óptica, conecta directamente el conjunto de recursos del procesador (XPU pool) con el conjunto de recursos de memoria mediante un interponedor fotónico. Esto permite que múltiples aceleradores de IA compartan una gran cantidad de memoria, superando las limitaciones de las restricciones físicas de empaquetado actuales.

Los autores principales del artículo son Seunghoon Hong, jefe del equipo de infraestructura de IA de SK Hynix, y Kyusang Lee, profesor del Departamento de Ingeniería Eléctrica e Informática de la Universidad de Virginia. Entre las instituciones participantes también se encuentran la Universidad de Illinois en Urbana-Champaign (UIUC), la Universidad Tecnológica de Nanyang (NTU), el Instituto Tecnológico de Massachusetts (MIT) y la Universidad de Yonsei.

Esta mañana, SK Hynix se disparó más del 11% tras conocerse la noticia de su plan de recompra de acciones y de productos CPO. Las acciones nacionales de empresas de productos CPO también experimentaron ganancias volátiles: Taicheng Optoelectronics subió más del 12%, Zhongjing Electronics alcanzó su límite diario y Tianzhun Technology, Shijia Photonics, Dekel y Liante Technology subieron más del 6%.

Limitación del ancho de banda: cuanto mayor sea la capacidad de procesamiento, más evidente será el cuello de botella.

El entrenamiento de modelos de IA ya no se limita a un solo chip o servidor, sino que se ejecuta en redes a gran escala compuestas por racks y pods. En esta arquitectura, el rendimiento general del sistema depende no solo de la eficiencia de la conexión entre el procesador y la memoria, sino también, y en gran medida, de la velocidad de transferencia de datos entre los racks.

Los datos muestran que la capacidad de procesamiento informático aumenta aproximadamente tres veces cada dos años, mientras que el ancho de banda de interconexión solo aumenta aproximadamente 1,4 veces durante el mismo período.

Esta brecha es la causa del "pared de ancho de banda". Las interconexiones eléctricas tradicionales de cable de cobre aún ofrecen una ventaja en cuanto a costos para distancias cortas, pero a medida que aumentan las velocidades y distancias de transmisión, la pérdida de señal y el consumo de energía se incrementan drásticamente, lo que requiere circuitos de compensación cada vez más complejos, y la latencia también aumenta.

En su artículo, Kyusang Lee señala directamente: «Aunque los chips informáticos se vuelvan más potentes, el rendimiento general del sistema no mejorará si la transmisión de datos entre ellos no es lo suficientemente rápida. Sustituir las interconexiones de cobre, que tienen limitaciones físicas inherentes, por interconexiones ópticas es la vía más prometedora para lograr la escalabilidad futura».

CPO: Integración del motor óptico en un paquete de procesador

La idea central de CPO es integrar un transceptor óptico (TRx) en el mismo encapsulado que el procesador, lo que permite que los chips intercambien datos mediante señales ópticas en lugar de señales eléctricas de larga distancia.

Seunghoon Hong lo describió así: "CPO cambia radicalmente la forma en que fluyen los datos en los sistemas de IA, eliminando uno de los mayores obstáculos para escalar la capacidad de procesamiento".

En concreto, la tecnología CPO comprime la distancia de transmisión de señales eléctricas de alta velocidad al mínimo posible, sustituyendo el resto del trayecto por un enlace óptico. Esto preserva la eficiencia de las interconexiones eléctricas internas del encapsulado, aprovechando las bajas pérdidas de la luz para lograr una transmisión de alta velocidad entre chips, bastidores y clústeres, a la vez que proporciona una mayor resistencia a las interferencias electromagnéticas.

El documento establece especificaciones técnicas claras para la próxima generación de infraestructura de IA: un ancho de banda superior a 100 Tb/s por nodo, un consumo de energía inferior a 1 pJ/bit y una latencia entre chips inferior a 10 nanosegundos.

El artículo también describe la evolución de la tecnología CPO, desde configuraciones de capas intermedias 2D y 2.5D hasta apilamiento heterogéneo 3D, y enumera los principales desafíos técnicos que deben superarse para su implementación comercial.

Un objetivo a largo plazo: extender la luz a las interfaces de memoria.

El artículo propone una visión a largo plazo para extender las interconexiones ópticas a las interfaces de memoria, una idea arquitectónica que va un paso más allá del debate actual sobre la optimización de la conectividad óptica (CPO).

En las soluciones existentes, las interconexiones ópticas se utilizan principalmente para la transmisión de datos entre procesadores y entre bastidores. Sin embargo, la arquitectura propuesta, centrada en la óptica, conecta directamente el conjunto de recursos del procesador (conjunto XPU) y el conjunto de recursos de memoria mediante un interponedor fotónico.

La importancia práctica de esta arquitectura radica en que múltiples aceleradores de IA pueden compartir un gran conjunto de memoria, en lugar de que cada acelerador tenga su propia memoria independiente. Esto no solo mejora la eficiencia en el uso de la memoria, sino que también proporciona a la infraestructura de IA una escalabilidad más flexible a medida que el tamaño del modelo sigue creciendo.

Kyusang Lee afirmó: "La extensión de las interconexiones ópticas a las interfaces de memoria superará las limitaciones físicas de los chips informáticos, eliminando las restricciones en la capacidad de memoria y el número de conexiones eléctricas".

Hong añadió: «La mayor ventaja es que, al mejorar la eficiencia del movimiento de datos, los sistemas de IA pueden escalar de forma más flexible. Esto, en definitiva, proporciona a los clientes la base para operar la infraestructura de IA de manera más eficiente».

Desde proveedores de HBM hasta participantes en la arquitectura del sistema

HBM resolvió el problema del ancho de banda de la memoria en el empaquetado de aceleradores de IA, lo que ha sido una ventaja competitiva clave para SK Hynix en los últimos años. La publicación de la hoja de ruta de CPO indica que la compañía está ampliando su estrategia tecnológica, pasando de componentes individuales a arquitecturas a nivel de sistema.

En la entrevista, Hong expresó claramente este cambio: "Las empresas de memorias están evolucionando, pasando de proporcionar componentes individuales a convertirse en socios que ayudan a mejorar la competitividad de los sistemas completos de los clientes mediante tecnologías como CPO".

Kyusang Lee también señaló que la colaboración entre el mundo académico y la industria es indispensable en este proceso: «El mundo académico destaca por superar los límites del rendimiento, mientras que la industria comprende los requisitos prácticos del despliegue a gran escala, incluyendo el rendimiento de la fabricación, el coste, la disipación del calor y la cadena de suministro. Combinar estas dos perspectivas es esencial para desarrollar una hoja de ruta viable».

También reconoció que la comercialización aún enfrenta desafíos importantes: «Desde la integración de dispositivos fotónicos de bajo consumo hasta el desarrollo de protocolos de consistencia y la mejora de la fiabilidad del sistema, los desafíos siguen siendo considerables. La clave reside en el codiseño de dispositivos de memoria con controladores, componentes fotónicos y encapsulados como un sistema integrado».

Advertencia de riesgos y descargo de responsabilidad

Invertir conlleva riesgos; por favor, actúe con precaución. Este artículo no constituye asesoramiento financiero personalizado y no tiene en cuenta los objetivos de inversión, la situación financiera ni las necesidades específicas de cada usuario. Los usuarios deben considerar si las opiniones, puntos de vista o conclusiones de este artículo son adecuados para sus circunstancias particulares. Cualquier decisión de inversión que tome basándose en esta información es responsabilidad del usuario.